4月14日上午10时，由北京大学集成电路学院、集成电路高精尖创新中心、北京大学国家集成电路产教融合创新平台、集成电路科学与未来技术北京实验室、后摩尔时代微纳电子学科创新引智基地、北京大学校友会半导体分会联合主办的“未名·芯”论坛系列讲座第二十期在线下成功举办。本期邀请到清华大学李学清副教授为大家带来主题为“基于薄膜晶体管的存内计算”的报告。讲座由集成电路学院吴燕庆研究员主持，共计50余人参加。

李老师首先介绍了自己的研究履历，分享了基于铁电及薄膜晶体管，在器件、电路、计算架构等领域的跨层次研究思路。在论坛报告中，李老师着重介绍了薄膜晶体管在智能边缘器件领域的三个应用场景：存储、存内计算(CiM)、模拟与射频电路，并展示了最新的研究进展。

李学清教授

李老师谈到边缘系统的整体架构，包括感应阵列(sensing array)，数模转换器(A/D convertor)，CMOS数字处理器(digital processor)，存储器(memory)。目前存在的一大问题是，数据从感应阵列向后端传输时，需要大量的能量并产生了严重的时延，还依赖高成本的数模转换。同时，在CMOS计算和存储端有大量传感数据涌入时，需要较大算力的CMOS芯片来支撑，却受到了存储墙的限制。相比之下，薄膜晶体管凭借其超低的泄漏电流，以及大规模大面积制备的独特优势，可以通过near-sensor/in-sensor的方式，有效解决数据向后传输需要的能量和时延问题。进一步地，通过基于薄膜晶体管的存内计算模块，还可以利用高并行度的存内计算来减少数据搬运，进而降低对数模转换的精度和能耗要求，最终实现低能耗、低成本的感知系统。

针对上述问题，李老师介绍了薄膜晶体管存内计算的三项工作。首先是高精度电流主导的eDRAM CiM。这项工作的CiM单元包含两个2T1C结构，相比SRAM存内计算结构更加简单。同时由于IGZO薄膜晶体管的超低漏电特性，单元可以实现长时间的数据存储。通过将两个晶体管工作在线性区，利用其电阻特性，可以在大动态范围的乘法运算中实现更高的计算精度。通过将上述结构和BNN搭配，可以有效降低所需A/D精度，降低能耗和成本。第二项工作是高可靠性的电荷域eDRAMCiM。该工作将传统的2T单元改造为两个2T单元附加电容匹配的结构，通过晶体管不同导通状态下电阻的分压，实现节点的状态读取。其优点是数据的稳定性更好，可以容纳更长时间的存储电荷泄漏，同时减弱了薄膜晶体管之间不匹配的影响，提升了系统的可靠性。

最后，李老师介绍了大规模薄膜晶体管CiM阵列制备的工作。利用氧化物半导体容易大规模制备的特点，实现了上述电流主导的eDRAM CiM，电荷主导eDRAM CiM，高可靠性高密度CiM的芯片级制备，并验证了上述功能，很好地实现了从模型到器件到芯片的路径。

在提问环节，李老师基于同学们提及的in-sensor/near sensor，以及CiM单元结构的问题给出了详细的回答，并期待业内共同合作探索薄膜晶体管在智能感知应用中的巨大潜力。

个人简介：

李学清，清华大学电子工程系副教授，国家人才计划青年项目专家，IEEE高级会员。2007 年和 2013 年分别获得清华大学电子工程系学士和博士学位，随后至2017年于美国宾州州立大学从事博士后研究，2018年入职清华电子系助理教授，研究高性能数模转换器、基于新型器件或计算模式的新兴电路与系统，担任多个自然科学基金项目、科技部重点研发课题、企业联合研究项目的负责人。已发表120余篇期刊与会议论文和专著章节，拥有二十余份中美技术发明专利。曾获ASP-DAC、HPCA和IEEE TMSCS期刊最佳论文，论文入选IEEE Micro Top Picks。目前担任IEEE TVLSI期刊的Associate Editor，以及DAC、ICCAD、ASP-DAC、GLSVLSI、ISVLSI、ISCAS、AICAS、CASES等多个国际会议TPC成员和组织委员会成员。

技术文字：付天跃