现场可编程逻辑门阵列（FPGA）芯片是一种可重构的半定制集成电路，可以根据用户的需求进行硬件编程，从而实现特定的功能。FPGA主要用于数字信号处理、通信、嵌入式系统、图像和视频处理、网络加速、人工智能等多个领域，拥有广阔的应用。

在过去的十年里，随着半导体制造工艺不断发展，业界逐步提高FPGA芯片的集成化和系统化，加入了大量的高速运算单元、内存层次资源、领域专用加速器等。集成化和系统化对FPGA芯片设计的EDA工具提出了更大的挑战，如何提高其EDA工具的性能、效率和灵活性，以适应多样化的片上计算资源，成为FPGA应用的瓶颈之一。

为了实现这一目标，北京大学集成电路学院设计自动化与计算系统系/无锡北京大学EDA研究院林亦波团队发布了面向大规模FPGA芯片的布局布线开源框架——OpenPARF。其主要特点如下：

高质量。OpenPARF集成了当前学术界最先进的布局布线算法，能在大规模FPGA芯片上完成布局布线任务，求解质量和运行效率达到国际领先水平。

高性能。OpenPARF充分挖掘算法并行性，利用GPU实现异构并行加速，相较传统工具能大幅减少布局布线的运行时间。

与深度学习工具相结合。OpenPARF基于深度学习框架PyTorch 实现，使用C++/CUDA/Python混合编程，兼具C++/CUDA的高效性和Python的灵活性，代码灵活易上手，方便集成人工智能算法。

OpenPARF框架示意图

本工作受到国家自然科学基金重大项目“高效率、高可靠性设计的EDA新理论与新方法”等项目的支持，受邀将于IEEE ASICON 2023做特邀报告进行详细介绍。该框架的愿景是建立一个芯片设计与人工智能结合的开放生态平台，为工业界和学术界探索和开发下一代高性能FPGA布局布线算法提供支撑，从而进一步推动芯片设计和人工智能的研究发展。

OpenPARF布局求解过程示意图

来源：Jing Mai, Jiarui Wang, Zhixiong Di, Guojie Luo, Yun Liang and Yibo Lin, "OpenPARF: An Open-Source Placement and Routing Framework for Large-Scale Heterogeneous FPGAs with Deep Learning Toolkit", IEEE 15th International Conference on ASIC (ASICON), 2023.

预印版论文链接：https://arxiv.org/abs/2306.16665

开源代码链接：https://github.com/PKU-IDEA/OpenPARF

背景链接：北京大学集成电路学院设计自动化与计算系统系是国内高校唯一聚焦EDA技术的系，面向产业需求打造计算芯片与计算系统的跨领域人才培养体系，研究全流程EDA工具与自主标准、领域专用计算系统结构以及软件工具链等关键技术，并与国内外领先的企业深入合作，部分成果已经成功得到转化应用，相关技术是业内目前唯一的解决方案；同时，依托院系成立了无锡北京大学EDA研究院以及多个企业联合实验室，形成了教育、科技和人才协同发展的布局。