北京大学林亦波研究员-王润声教授课题组长期推动的 AI for EDA开源数据集CircuitNet 系列，目前升级到了3.0版本。此前，课题组联合合作者发布了 CircuitNet 1.0，面向 AI for EDA 领域缺乏公开数据集的问题，构建了首个大规模开源 EDA 数据集，为机器学习方法在芯片设计任务中的研究提供了标准化数据基础，相关成果发表于 Science China: Information Sciences，其扩展工作发表于 IEEE TCAD。随后，团队进一步提出 CircuitNet 2.0，面向先进工艺和更真实的芯片设计场景，扩展了数据规模、设计任务和评测基准，相关论文入选 ICLR 2024。近期，与中国科学院计算技术研究所团队合作，提出了面向AI驱动芯片设计的新一代开源数据集CircuitNet 3.0，相关论文由计算所、北京大学集成电路学院、香港中文大学共同完成，发表于国际机器学习顶级会议 ICLR 2026，为机器学习方法在芯片设计自动化领域的研究与评测提供了重要支撑。

CircuitNet 3.0 在前两代工作的基础上，进一步拓展RTL设计多样性、跨阶段数据对齐以及多模态联合建模等特性。该工作从经过验证的开源 RTL 设计出发，结合工业级 EDA 流程生成网表、布局和性能指标，并提出面向任务的数据增强与筛选方法：在 RTL 阶段基于 Verilog 语法树进行结构化重写以提升设计多样性，在网表与物理设计阶段围绕时序和功耗预测任务筛选更具工程价值的样本。通过上述方法，CircuitNet 3.0 不仅扩大了数据规模和设计覆盖范围，也增强了对早期时序/功耗预测、跨抽象层建模和多模态 AI for EDA 研究的支撑能力，体现了 CircuitNet 系列从后端任务数据集向全流程芯片设计数据基础设施的持续演进。

自发布以来，CircuitNet 系列工作已受到学术界和工业界的广泛关注。作为首个大规模开源 EDA 数据集，CircuitNet 为 AI for EDA 研究提供了开放、可复现的基准平台。项目主页为：https://circuitnet.github.io/。目前，CircuitNet GitHub 仓库已获得大量 Star，并受到包括英伟达、斯坦福大学等知名企业和高校的关注与使用。