3月10日上午10时，由北京大学集成电路学院、集成电路高精尖创新中心、北京大学国家集成电路产教融合创新平台、集成电路科学与未来技术北京实验室、后摩尔时代微纳电子学科创新引智基地、北京大学校友会半导体分会联合主办的“未名·芯”论坛之青年学者系列讲座第十三期在线上线下成功同步举办。本期邀请到香港科技大学客座助理教授涂锋斌博士为大家带来主题为“AI芯片新范式：可重构数字存算一体架构”的报告。讲座由集成电路学院助理教授李萌主持，线上线下共计130余人参加。

涂锋斌博士

讲座伊始，涂锋斌博士从AI算法的迅速发展对高算力硬件的需求开始讲起。AI算法计算量的增长速度甚至超过了摩尔定律的速度，这对AI芯片的能效及吞吐率提出了挑战，而传统架构的AI芯片面临着严重存储器功耗与带宽问题，因此，他阐明了基于存算一体架构AI芯片的重要性和发展的迫切性。

接着，涂锋斌博士介绍了传统模拟存算一体电路存在的精度瓶颈以及数字存算一体电路在先进工艺节点下的精度、能效优势。面对AI算法的迅速发展，他阐述了可重构计算的重要性，并提出将可重构计算架构与数字存算一体电路融合以提高AI芯片的灵活性、能效以及精度的设计思路，他还以4颗发表于ISSCC的AI芯片为例介绍了如何将可重构数字存算一体架构范式应用到具体芯片设计当中，分别为：面向云端AI计算的可灵活支持高精度整型和浮点数计算的存算一体芯片ReDCIM，两款面向Transformer模型加速的存算一体芯片TranCIM和MulTCIM，以及面向Beyond-NN应用的多芯粒存算一体芯片TensorCIM。

随后，涂锋斌博士谈到当前数字存算一体电路主要依靠研究人员的手动设计，十分消耗设计时间，限制了其在各种AI任务上的广泛应用。因此，急需一种新型设计方法和工具来完成数字存算一体电路的敏捷开发。面对这一需求，他介绍了一款数字存算一体电路自动编译器AutoDCIM，该工具可以根据用户的输入需求自动生成数字存算一体宏单元电路，从而提升设计效率。

报告的最后，涂锋斌博士总结了AI芯片近年来从传统架构到模拟存算一体架构，再到数字存算一体架构，最后到可重构数字存算一体架构的发展脉络。对于未来AI芯片的发展，需要从顶层应用、架构电路、半导体技术、以及EDA工具等多方面提升。

提问环节，线上线下听众积极踊跃提问，就AI芯片的编译器设计、可重构功能的开销问题、存算一体电路如何落地、存算一体电路的未来发展方向等方面进行提问，涂锋斌博士逐一解答。

个人简介：

涂锋斌博士，香港科技大学ECE系客座助理教授，同时也是香港智能晶片与系统研发中心（ACCESS）的博士后研究员。涂博士于2019年在清华大学微纳电子系获得博士学位，同年获北京市优秀毕业生及清华大学优秀博士学位论文奖。2019-2022年在加州大学圣塔芭芭拉分校SEAL Lab担任博士后研究员。他的研究方向包括AI芯片设计、计算机体系结构、可重构计算、存内计算。他设计的可重构AI芯片Thinker荣获2017年ISLPED国际低功耗电子与设计会议设计竞赛大奖。已出版《神经网络加速器的计算架构及存储优化技术研究》、《人工智能芯片设计》专著2部。已发表40余篇学术论文，包括ISSCC、JSSC、DAC、ISCA、MICRO、ASPLOS等集成电路和体系结构领域权威期刊和学术会议。

技术文字：宋嘉豪