2026年6月11日上午，由北京大学集成电路学院、集成电路高精尖创新中心、北京大学国家集成电路产教融合创新平台、集成电路科学与未来技术北京实验室、后摩尔时代微纳电子学科创新引智基地和北京大学校友会半导体分会联合主办的“未名·芯”论坛系列讲座第七十六期在北京大学微纳电子大厦103报告厅成功举办。本期论坛邀请清华大学喻文健教授作题为《集成电路电容提取技术——从随机行走到深度学习》的学术报告，报告由北京大学集成电路学院林亦波副教授主持。

随着制造工艺持续向纳米节点演进，互连结构日趋复杂，寄生参数提取，尤其是电容提取，已成为后端设计验证和时序分析中的关键环节。如何在大规模版图上兼顾计算效率与结果精度，是相关EDA工具和算法长期面对的重要挑战。

报告中，喻文健教授从电容矩阵、静电场求解和后端设计流程中的电容提取需求出发，梳理了场求解器、模式匹配法与随机行走方法等技术路线的特点。他指出，高精度场求解器适合小规模结构分析，但在全芯片场景下面临计算和存储开销；模式匹配方法工程实用性强，但精度受预刻画模式和工艺适配能力影响；随机行走方法则以蒙特卡洛思想为基础，具有精度可控、易并行和适合大规模问题等优势。

围绕随机行走电容提取，喻文健教授介绍了其团队在三维多介质结构、非曼哈顿导体、TSV、悬浮导体以及复杂介质处理等方面的研究进展，并结合工具研发和产业应用情况，展示了该类方法在准确度、可扩展性和工程落地方面的价值。随后，报告进一步转向深度学习辅助电容提取的新方向，介绍了利用神经网络、图学习和Transformer等模型提升提取效率、增强跨工艺泛化能力的探索，并分享了开放数据集和基准评测平台建设的相关工作。

报告结束后，现场师生围绕前道、中道与后道互连建模的差异，深度学习模型在不同PDK和工艺变化下的泛化能力，3D集成中的键合接口与RC建模挑战，以及商用工具精度提升等问题与喻文健教授进行了深入交流。喻文健教授结合数学建模、算法研究和工程应用经验，对相关问题作出细致解答，现场讨论气氛热烈。

本次报告聚焦集成电路电容提取这一EDA关键技术，系统呈现了从传统数值方法到人工智能方法的发展脉络，帮助师生加深了对后端验证、寄生参数提取和先进工艺设计自动化的理解，也为未来开展面向高性能芯片和新型集成技术的EDA研究提供了有益启发。

报告人简介

喻文健，清华大学计算机系教授、计算机软件研究所所长，IEEE Fellow。长期从事电子设计自动化（EDA）算法与软件、高性能数值计算有关的教学科研工作，十余项研究成果已技术输出到国内外EDA软件等高科技企业，在集成电路芯片与面板设计中获得应用。以第一/通讯作者发表顶级国际期刊与EDA四大国际会议论文100余篇以第一作者出版英文专著两部、中文教材三部，获得DATE、ASPDAC等著名国际会议的最佳论文奖/最佳论文奖提名十余次，多次获得教育部、中国计算机学会的科技成果奖，以及国家/省部级教材奖励或认可。